W Bistabilna bramka SR NAND obwodu, niezdefiniowany warunek wejściowy SET = '0' i RESET = '0' jest zabroniony. Jest to wada przerzutnika SR. Ten stan:
- Zastąp działanie blokowania sprzężenia zwrotnego.
- Wymuś, aby oba wyjścia miały wartość 1.
- Stracić kontrolę przez wejście, które najpierw przechodzi do 1, a drugie wejście pozostaje na poziomie „0”, za pomocą którego kontrolowany jest wynikowy stan zatrzasku.
Potrzebujemy falownik aby temu zapobiec. Podłączamy falownik pomiędzy wejściami Set i Reset, aby wytworzyć inny typ obwodu przerzutnika, zwany Klapka typu D , Przerzutnik opóźniający, Przerzutnik typu D, Bistabilny, Przerzutnik typu D.
konwersja nfa do dfa
Przerzutnik D jest najważniejszym przerzutnikiem spośród innych typów taktowanych. Zapewnia to, że jednocześnie oba wejścia, tj. S i R, nigdy nie będą równe 1. Przerzutnik Delay został zaprojektowany przy użyciu bramkowanego Przerzutnik SR z falownikiem podłączonym pomiędzy wejściami, umożliwiającym jedno wejście D(Dane).
To pojedyncze wejście danych, oznaczone literą „D”, używane zamiast wejścia „Set” i uzupełniającego wejścia „Reset” wykorzystywane jest przez falownik. Zatem przerzutnik typu D lub D czuły na poziom jest zbudowany z przerzutnika SR czułego na poziom.
Zatem tutaj S=D i R= ~D(uzupełnienie D)
Schemat blokowy
Schemat obwodu
Wiemy, że przerzutnik SR wymaga dwóch wejść, tj. jednego do „SET” wyjścia i drugiego do „RESETU” wyjścia. Używając falownika, możemy ustawiać i resetować wyjścia za pomocą tylko jednego wejścia, ponieważ teraz dwa sygnały wejściowe uzupełniają się. W przerzutniku SR, gdy oba wejścia mają wartość 0, stan ten nie jest już możliwy. Jest to dwuznaczność, którą usuwa się poprzez uzupełnienie w flopie D.
W przerzutniku D pojedyncze wejście „D” nazywane jest wejściem „Dane”. Gdy wejście danych jest ustawione na 1, przerzutnik zostanie ustawiony, a gdy zostanie ustawiony na 0, przerzutnik zmieni się i zostanie zresetowany. Byłoby to jednak bezcelowe, ponieważ sygnał wyjściowy przerzutnika zawsze zmieniałby się przy każdym impulsie zastosowanym do tego wejścia danych.
Aby tego uniknąć, stosuje się wejście „CLOCK” lub „ENABLE” w celu odizolowania wejścia danych od obwodu zatrzaskowego przerzutnika. Gdy wejście zegara jest ustawione na wartość true, warunek wejścia D jest kopiowany tylko na wyjście Q. Stanowi to podstawę innego urządzenia sekwencyjnego zwanego D Przerzutnik .
Gdy wejście zegara jest ustawione na 1, oba wejścia „set” i „reset” przerzutnika są ustawione na 1. Zatem przerzutnik nie zmieni stanu i nie zapisze danych znajdujących się na wyjściu przed wystąpieniem zmiany zegara. Krótko mówiąc, wyjście jest „zablokowane” na poziomie 0 lub 1.
Tabela prawdy dla przerzutnika typu D
Symbole ↓ i ↑ wskazują kierunek impulsu zegarowego. Przerzutnik typu D przyjął te symbole jako wyzwalacze krawędziowe.
usunięcie z drzewa wyszukiwania binarnego