W przerzutniku T „T” definiuje termin „Przełącz”. W Klapka SR , zapewniamy tylko jedno wejście zwane wejściem „Przełącz” lub „Wyzwalacz”, aby uniknąć wystąpienia stanu pośredniego. Teraz ten flip-flop działa jako przełącznik dwupozycyjny. Następny stan wyjścia zmieniany jest wraz z uzupełnieniem aktualnego stanu wyjścia. Proces ten nazywany jest „przełączaniem”.
Możemy skonstruować „T Flip Flop”, dokonując zmian w „JK Flip Flop”. „T Flip Flop” ma tylko jedno wejście, które jest konstruowane poprzez podłączenie wejścia Przerzutka JK . To pojedyncze wejście nazywa się T. W prostych słowach możemy skonstruować „T Flip Flop”, konwertując „JK Flip Flop”. Czasami „T Flip Flop” jest określany jako „JK Flip Flop” z pojedynczym wejściem.
Podano schemat blokowy „T-Flip Flop”, gdzie T definiuje „wejście przełączające”, a CLK definiuje wejście sygnału zegarowego.
Obwód typu flip-flop T
Istnieją dwie następujące metody tworzenia „T Flip Flop”:
- Podłączając wyjściowe sprzężenie zwrotne do wejścia w „SR Flips Flop”.
- Przekazujemy dane wyjściowe, które otrzymujemy po wykonaniu operacji XOR na T i QPOPRZEDwyjście jako wejście D w D Flip Flop.
Budowa
„T Flip Flop” został zaprojektowany poprzez przekazanie wyjścia bramki AND jako wejścia do bramki NOR „SR Flip Flop”. Wejścia bramek „AND”, bieżący stan wyjściowy Q i jego uzupełnienie Q” są wysyłane z powrotem do każdej bramki AND. Wejście przełączające jest przekazywane do bramek AND jako wejście. Bramki te są podłączone do sygnału zegara (CLK). W przypadku „T Flip Flop” ciąg impulsów wąskich wyzwalaczy jest przekazywany jako wejście przełączające, które zmienia stan wyjściowy przerzutnika. Schemat obwodu „T Flip Flop” przy użyciu „SR Flip Flop” podano poniżej:
„T Flip Flop” jest tworzony przy użyciu „D Flip Flop”. W przerzutniku D wyjście po wykonaniu operacji XOR na wejściu T z wyjściem 'QPOPRZED' jest przekazywane jako wejście D. Poniżej przedstawiono obwód logiczny „T-Flip Flop” wykorzystujący „D Flip Flop”:
Najprostsza konstrukcja D Flip Flop to JK Flip Flop. Obydwa wejścia „JK Flip Flop” są połączone jako pojedyncze wejście T. Poniżej znajduje się obwód logiczny „JK Flip Flop”, który jest utworzony z „JK Flip Flop”:
Tabela prawdy T Flip Flop
Górna bramka NAND jest włączona, a dolna bramka NAND jest wyłączona, gdy wyjście Q To jest ustawione na 0. Ustaw przerzutnik w „stanie ustawionym (Q=1)”, wyzwalacz przechodzi przez wejście S w przerzutniku.
Górna bramka NAND jest wyłączona, a dolna bramka NAND jest włączona, gdy wyjście Q jest ustawione na 1. Wyzwalacz przechodzi przez wejście R w przerzutniku, aby przerzutnik znalazł się w stanie resetowania (Q=0).
Działanie T-Flip Flopa
Następny stan przerzutnika T jest podobny do stanu bieżącego, gdy wejście T jest ustawione na wartość fałsz lub 0.
- Jeśli wejście przełączające jest ustawione na 0, a obecny stan również wynosi 0, następnym stanem będzie 0.
- Jeśli wejście przełączające jest ustawione na 0, a obecny stan to 1, następny stan będzie miał wartość 1.
Następny stan przerzutnika jest przeciwny do bieżącego stanu, gdy wejście przełączające jest ustawione na 1.
- Jeśli wejście przełączające jest ustawione na 1, a obecny stan wynosi 0, następnym stanem będzie 1.
- Jeśli wejście przełączające jest ustawione na 1, a obecny stan wynosi 1, następnym stanem będzie 0.
Opcja „T Flip Flop” jest przełączana, gdy wejścia ustawiania i resetowania są zmieniane alternatywnie przez nadchodzący wyzwalacz. „T Flip Flop” wymaga dwóch wyzwalaczy, aby zakończyć pełny cykl przebiegu wyjściowego. Częstotliwość wyjściowa wytwarzana przez „T Flip Flop” stanowi połowę częstotliwości wejściowej. „T Flip Flop” działa jako „obwód dzielnika częstotliwości”.
W trybie „T Flip Flop” stan przy zastosowanym impulsie wyzwalającym jest definiowany tylko wtedy, gdy zdefiniowany jest stan poprzedni. Jest to główna wada „T Flip Flopa”.
Przerzutnik „T” można zaprojektować spośród „JK Flip Flop”, „SR Flip Flop” i „D Flip Flop”, ponieważ „T Flip Flop” nie jest dostępny jako układy scalone. Schemat blokowy „T Flip Flop” przy użyciu „JK Flip Flop” podano poniżej:
