Przerzutnik SR Flip Flop lub Set-Reset ma wiele zalet. Ale ma następujące problemy z przełączaniem:

• Gdy wejścia Set „S” i Reset „R” są ustawione na 0, zawsze unika się tego warunku.
• Gdy wejście Set lub Reset zmieni swój stan, podczas gdy wejście Enable ma wartość 1, następuje nieprawidłowe działanie zatrzaskujące.

JK Flip Flop usuwa te dwie wady Klapka SR .

The Przerzutka JK jest jednym z najczęściej używanych przerzutników w obwodach cyfrowych. Przerzutnik JK to uniwersalny przerzutnik posiadający dwa wejścia „J” i „K”. W przerzutniku SR „S” i „R” to skrócone litery Set i Reset, ale J i K nie. Litery J i K same w sobie są autonomicznymi literami, które zostały wybrane w celu odróżnienia projektu klapek od innych typów.

Przerzutnik JK działa w taki sam sposób, jak przerzutnik SR. Przerzutnik JK ma przerzutnik „J” i „K” zamiast „S” i „R”. Jedyna różnica między przerzutnikiem JK i przerzutnikiem SR polega na tym, że gdy oba wejścia przerzutnika SR są ustawione na 1, obwód generuje nieprawidłowe stany jako wyjścia, ale w przypadku przerzutnika JK nie ma nieprawidłowych stanów, nawet jeśli oba Klapki „J” i „K” są ustawione na 1.

JK Flip Flop to bramkowany przerzutnik SR z dodatkowym obwodem wejściowym zegara. Nieprawidłowy lub nielegalny stan wyjściowy występuje, gdy oba wejścia są ustawione na 1 i można temu zapobiec poprzez dodanie obwodu wejściowego zegara. Zatem przerzutnik JK ma cztery możliwe kombinacje wejściowe, tj. 1, 0, „bez zmian” i „przełączanie”. Symbol przerzutnika JK jest taki sam jak Zatrzask bistabilny SR z wyjątkiem dodania wejścia zegarowego.

Schemat blokowy:

Schemat obwodu:

W przerzutniku SR oba wejścia „S” i „R” są zastępowane przez dwa wejścia J i K. Oznacza to, że wejścia J i K są równe odpowiednio S i R.

Dwie 2-wejściowe bramki AND zostały zastąpione dwiema 3-wejściowymi bramkami NAND. Trzecie wejście każdej bramki jest podłączone do wyjść Q i Q'. Sprzężenie krzyżowe przerzutnika SR umożliwia wykorzystanie poprzedniego nieprawidłowego warunku (S = „1”, R = „1”) do wytworzenia „działania przełączającego”, ponieważ oba wejścia są teraz ze sobą powiązane.

Jeśli obwód jest „ustawiony”, wejście J jest przerywane od pozycji „0” Q” przez dolną bramkę NAND. Jeśli obwód jest „RESET”, wejście K jest przerywane od pozycji 0 Q przez górną bramkę NAND. Ponieważ Q i Q' są zawsze różne, możemy ich użyć do sterowania wejściem. Gdy oba wejścia „J” i „K” są ustawione na 1, JK przełącza przerzutnik zgodnie z podaną tabelą prawdy.

Tabela prawdy:

Gdy oba wejścia przerzutnika JK są ustawione na 1, a wejście zegara również ma impuls „wysoki”, wówczas ze stanu SET do stanu RESET obwód zostanie przełączony. Przerzutnik JK działa jak przerzutnik typu T, gdy oba jego wejścia są ustawione na 1.

Przerzutnik JK to ulepszony przerzutnik SR z taktowaniem. Ale nadal cierpi na 'wyścig' problem. Problem ten występuje, gdy stan wyjścia Q ulega zmianie, zanim impuls taktujący na wejściu zegara zdąży upłynąć 'Wyłączony' . Aby uniknąć tego okresu, musimy zachować krótki czas plus okres (T).