Zatrzask to obwód cyfrowy, który natychmiast konwertuje sygnał wyjściowy zgodnie z sygnałami wejściowymi. Do implementacji zatrzasków używamy różnych bramek logicznych. W tym artykule zobaczymy definicje zatrzasków, typy zatrzasków, takie jak SR, bramkowane SR, D, bramkowane D, JK i T z tabelą prawdy i diagramami oraz zaletami i wadami zatrzasku.
Spis treści
- Czym są zatrzaski?
- Rodzaje zatrzasków
- Zatrzask SR
- Bramkowany zatrzask SR
- D Zatrzask
- Zatrzask typu D z bramką
- JK Zatrzask
- Zatrzask T
- Zalety zatrzasków
- Wady zatrzasków
Czym są zatrzaski?
Zatrzaski to obwody cyfrowe przechowujące pojedynczy bit informacji i utrzymujący jego wartość do czasu aktualizacji przez nowe sygnały wejściowe. Stosowane są w systemach cyfrowych jako tymczasowe elementy pamięci do przechowywania informacji binarnych. Zatrzaski można realizować za pomocą różnych cyfrowych bramek logicznych, takich jak I , LUB Bramki NOT, NAND i NOR.
Zatrzaski są szeroko stosowane w systemach cyfrowych do różnych zastosowań, w tym do przechowywania danych, obwodów sterujących i obwodów przerzutników. Często stosuje się je w połączeniu z innymi obwodami cyfrowymi obwody sekwencyjne , takie jak maszyny stanowe i elementy pamięci.
Definicja zatrzasków
Zatrzaski to podstawowe elementy pamięci, które działają na podstawie poziomów sygnału (a nie przejść sygnału). Zatrzaski kontrolowane są przez zmianę zegara klapki . Zatrzaski są urządzeniami wrażliwymi na poziom. Zatrzaski są przydatne przy projektowaniu asynchroniczny obwód sekwencyjny . Zatrzaski są obwodami sekwencyjnymi z dwoma stabilnymi stanami. Są one wrażliwe na sygnał wejściowy Napięcie stosowana i nie zależy od impulsu zegarowego. Klapki, które nie korzystają z impulsu zegarowego, nazywane są zatrzaskami.
Rodzaje zatrzasków w elektronice cyfrowej
W elektronice cyfrowej różnymi typami zatrzasków są:
- Zatrzaski SR
- Zamki SR z bramką
- D Zatrzaski
- Zatrzaski z bramką w kształcie litery D
- Zatrzaski JK
- T Laches
Zatrzask SR
Zamki S-R, tj. zatrzaski Set-Reset, są najprostszą formą zatrzasków i są realizowane przy użyciu dwóch wejść: S (Set) i R (Reset). Wejście S ustawia wyjście na 1, podczas gdy wejście R resetuje wyjście na 0. Kiedy oba wejścia S i R mają stan 1, mówi się, że zatrzask jest w stanie nieokreślonym. Są one również znane jako stany ustawione i jasne. Zatrzask SR stanowi podstawowy element konstrukcyjny wszystkich innych typów przerzutników.
Tabela prawdy zatrzasku SR
Poniższa tabela przedstawia tabela prawdy zatrzasku SR.
| S | R | Q | Q' |
|---|---|---|---|
| 0 | 0 | Zatrzask | Zatrzask |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
Schemat logiczny zatrzasku SR
SR Latch to obwód logiczny z:
- 2 bramki NOR ze sprzężeniem krzyżowym lub 2 bramki NAND ze sprzężeniem krzyżowym.
- 2 wejścia S dla SET i R dla RESET
- 2 wyjścia Q, Q’.
Poniższy schemat logiczny przedstawia użycie zatrzasku SR bramka NAND .

Poniższy schemat logiczny przedstawia użycie zatrzasku SR Brama NOR .

Różne przypadki zatrzasku SR
Różne przypadki SR zatrzask zostały omówione poniżej.
Przypadek 1: S’ = R’ = 1 (S = R = 0)
Jeśli Q = 1, oba wejścia Q i R’ dla drugiej bramki NAND mają wartość 1.
Jeśli Q = 0, wejścia Q i R’ dla drugiej bramki NAND wynoszą odpowiednio 0 i 1.
Przypadek 2: S’ = 0, R’ = 1 (S = 1, R = 0)
- Ponieważ S’ = 0, wyjście pierwszej bramki NAND, Q = 1 ( Stan USTAW ).
- W drugiej bramce NAND, ponieważ wejścia Q i R’ mają wartość 1, Q’=0.

Przypadek 3: S’ = 1, R’ = 0 (S = 0, R = 1)
- Ponieważ R’=0, wyjście drugiej bramki NAND, Q’=1.
- W pierwszej bramce NAND, ponieważ wejścia Q i S mają wartość 1, Q = 0 ( ZRESETOWANY stan ).
Przypadek 4: S’ = R’ = 0 (S = R = 1)
Gdy S = R = 1, zarówno Q, jak i Q’ stają się 1, co jest niedozwolone. Zatem warunek wejściowy jest zabroniony.
Bramkowany zatrzask SR
Bramkowany zatrzask SR to zatrzask SR z wejściem włączającym, który działa, gdy zezwolenie wynosi 1 i zachowuje poprzedni stan, gdy zezwolenie wynosi 0.
Tabela prawdy bramkowanego zatrzasku SR
Poniższa tabela przedstawia tabelę prawdy dotyczącą zatrzasku Gated SR.
| Włączać | S | R jak przerobić w Photoshopie | Qn+1 |
|---|---|---|---|
| 0 | X | X | QN |
| 1 | 0 | 0 | QN |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | X |
Schemat logiczny bramkowanego zatrzasku SR
Poniższy schemat logiczny przedstawia bramkowany zatrzask SR.

Schemat logiczny bramkowanego zatrzasku SR
D Zatrzask
Zatrzaski D nazywane są również zatrzaskami przezroczystymi i realizowane są przy użyciu dwóch wejść: D (Dane) i sygnału zegarowego. Wyjście zatrzasku następuje po wejściu na zacisk D, dopóki sygnał zegara jest wysoki. Kiedy sygnał zegara spada, sygnał wyjściowy zatrzasku jest zapamiętywany i utrzymywany aż do następnego narastającego zbocza zegara.
Tabela prawdy zatrzasku D
Poniższa tabela przedstawia tabelę prawdy D zatrzask.
| I | D | Q | Q' |
|---|---|---|---|
| 0 | 0 | Zatrzask | Zatrzask |
| 0 | 1 | Zatrzask | Zatrzask |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Schemat logiczny zatrzasku D
Poniższy schemat logiczny przedstawia zatrzask D.

Schemat logiczny zatrzasku D
Zatrzask typu D z bramką
Zatrzask D jest podobny do zatrzasku SR z pewnymi modyfikacjami. Tutaj dane wejściowe uzupełniają się nawzajem. Zatrzask D oznacza zatrzask danych, ponieważ ten zatrzask tymczasowo przechowuje pojedynczy bit.
Tabela prawdy bramkowanego zatrzasku D
Poniższa tabela przedstawia tabelę prawdy zatrzasku Gated D.
| Włączać | D | QN | Qn+1 | PAŃSTWO |
|---|---|---|---|---|
| 1 | 0 | X | 0 | RESETOWANIE |
| 1 | 1 | X | 1 | USTAWIĆ |
| 0 | X | X | Q(n) | Bez zmiany |
| Równanie charakterystyki: Q n+1 = EN.D + EN’.Q N |
Schemat logiczny zatrzasku bramkowanego D
Poniższy schemat logiczny przedstawia bramkowany zatrzask D.

JK Zatrzask
Zatrzask JK ma dwa wejścia J i K. Wyjście jest przełączane, gdy wejścia J i K są w stanie wysokim. JK zatrzask działa podobnie jak zatrzask SR, ale eliminuje niezdefiniowany stan zatrzasku SR.
Tabela prawdy JK Latch
Poniższa tabela przedstawia tabelę prawdy zatrzasku JK.
| J | K | Qn+1 | Komentarz |
|---|---|---|---|
| 0 | 0 | Q | Bez zmiany |
| 0 | 1 | 0 | Resetowanie |
| 1 | 0 | 1 | Ustawić |
| 1 | 1 | Q' | Przełącznik |
Schemat logiczny zatrzasku JK
Poniższy schemat logiczny przedstawia zatrzask JK.
Schemat logiczny zatrzasku JK
Zatrzask T
Kiedy wejścia JK zatrzasku JK są zwarte, otrzymujemy T zatrzask. W zatrzasku T wyjścia są przełączane, gdy wejścia są w stanie wysokim.
Schemat logiczny zatrzasku T
Poniższy schemat logiczny przedstawia zatrzask T.
Schemat logiczny zatrzasku T
Zalety zatrzasków
Poniżej wymieniono niektóre zalety zatrzasków.
- Łatwe do wdrożenia: Zatrzaski to proste obwody cyfrowe, które można łatwo zaimplementować przy użyciu podstaw logika cyfrowa bramy.
- Niskie zużycie energii: Zatrzaski zużywają mniej energii w porównaniu do innych zatrzasków sekwencyjnych obwody takie jak klapki.
- Wysoka prędkość: Zatrzaski mogą pracować z dużymi prędkościami, dzięki czemu nadają się do stosowania w szybkich systemach cyfrowych.
- Niska cena: Zatrzaski są niedrogie w produkcji i można je stosować w tanich systemach cyfrowych.
- Wszechstronność: Zatrzaski mogą być używane do różnych zastosowań, takich jak przechowywanie danych, obwody sterujące i obwody przerzutników.
Wady zatrzasków
Poniżej wymieniono niektóre wady zatrzasków.
- Brak zegara: Zatrzaski nie mają sygnału zegarowego synchronizującego swoje działanie, przez co ich zachowanie jest nieprzewidywalne.
- Stan niestabilny: Zatrzaski mogą czasami przejść w stan niestabilny, gdy oba wejścia mają stan 1. Może to skutkować nieoczekiwanym zachowaniem systemu cyfrowego.
- Złożony czas: Czas zatrzasków może być złożony i trudny do określenia, co czyni je mniej przydatnymi do zastosowań związanych ze sterowaniem w czasie rzeczywistym.
Wniosek
Możemy stwierdzić, że zatrzaski są najczęściej stosowane w obwodach cyfrowych do różnych celów. Zatrzaski szybko zmieniają swoje wyjście w odniesieniu do nowego wejścia. Różne rodzaje zamków obejmują zatrzask SR, zatrzask z bramką, zatrzask D, zatrzask z bramką D, zatrzask JK i zatrzask T.
Odniesienie
Oto kilka książek, w których można znaleźć dalsze informacje na temat zatrzasków:
- Projektowanie cyfrowe: zasady i praktyki Johna F. Wakerly'ego
- Projektowanie systemów cyfrowych przy użyciu VHDL przez Charlesa H. Rotha i Lizy Kurian John
- Analiza i projektowanie obwodów cyfrowych autorstwa Victora P. Nelsona i H. Troya Nagle
- Projektowanie cyfrowe i architektura komputerowa autorstwa Davida Harrisa i Sarah Harris
- Podstawy logiki cyfrowej z projektem Verilog autorstwa Stephena Browna i Zvonko Vranesica
Książki te zapewniają kompleksowy przegląd logiki cyfrowej, w tym zatrzasków, i obejmują różne tematy, takie jak projektowanie i wdrażanie, symulacja i weryfikacja obwodów cyfrowych.
ELEKTRONIKA CYFROWA – Atul P. Godse, Pani Deepali A. Godse
Zatrzaski – często zadawane pytania
Jakie są rodzaje zatrzasków?
Rodzaje zamków obejmują SR, bramkowane SR, D, bramkowane D, JK i T.
Gdzie stosuje się zatrzaski?
Zatrzaski są używane w zegarach jako elementy do przechowywania.
tablica inicjująca Java
Ile bitów może przechowywać zatrzask?
Zatrzask może przechowywać dane jednobitowe.
Czy Latch ma pamięć?
Tak, zatrzask jest elementem pamięci z 1-bitową pamięcią.